PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085174

(43) Date of publication of application: 25.03.1994

(51)Int.CI.

H01L 27/04

H01L 27/06

H03K 17/00

H03K 19/003

(21) Application number: 04-233220

(71)Applicant: NEC IC MICROCOMPUT SYST

LTD

(22)Date of filing:


01.09.1992

(72)Inventor: MIYAZAWA MAKOTO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To improve electrostatic withstand voltage and reduce noise between power supply wirings, by a method wherein, in an IC having a plurality of power supply pins, the part between wirings connected with the respective different power supply (or ground) pins is electrically shorted through low resistance when static electricity is applied, and electrically opened at the time of normal operation. CONSTITUTION: A parasitic MOS FET Q4 is connected between a ground terminal 12 of a protective element Q1 connected with an input terminal 11 and a ground terminal 13 of an MOS FET of a first stage circuit. When static electricity is applied, the parasitic MOS FET turns on, and the ground terminals 12 and 13 are electrically shorted through low resistance, so that the static electricity is discharged. At the time of normal operation, the parasitic MOSFET Q4 is turned off, so that the ground terminal 12 is insulated from the ground terminal 13. Hence mutual interference caused by noise between power supplies is reduced, and the malfunction of a circuit is prevented.



LEGAL STATUS

[Date of request for examination]

26.12.1996

[Date of sending the examiner's decision of

15.12.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-85174

(43)公開日 平成6年(1994)3月25日


(51)Int.Cl. ⁵ H 0 1 L 27/04	-	庁内整理番号 8427-4M 8427-4M	F I	技術表示箇所
27/06 H 0 3 K 17/00	Q	9184-5 J 9170-4M		27/ 06 3 1 1 C c 請求項の数 1(全 4 頁) 最終頁に続く
 (21)出顯番号	特願平4-233220		(71)出願人	000 232 036 日本電気アイシーマイコンシステム株式会
(22)出願日	平成4年(1992)9	月1日		社 神奈川県川崎市中原区小杉町1丁目403番 53
			(72)発明者	宮澤 誠 神奈川県川崎市中原区小杉町一丁目403番 53日本電気アイシーマイコンシステム株式 会社内
			(74)代理人	弁理士 京本 直樹 (外2名)

(54)【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】電源ピンが複数あるICにおいて、異なる電源 (又は接地)ピンのそれぞれに接続された配線相互間 を、静電気印加時は、低抵抗で導通し、通常動作時は、 非導通状態として、静電耐圧の向上及び電源配線間のノ イズを低減する。

【構成】入力端子11に接続された保護素子Q1の接地端子12と、初段回路のMOSFETの接地端子13との間に寄生MOSFETQ4を接続し、静電気が印加されたときには寄生MOSFETQ4がオンして接地端子12,13間を低抵抗で導通させ静電気を放電させ、通常動作時には、寄生MOSFETQ4をオフ状態として接地端子12,13間を絶縁状態とする。従って各電源間のノイズによる相互干渉を低減して回路が誤動作することを防止する。



【特許請求の範囲】

【請求項1】 半導体チップ上に設けた複数の電源端子 (又は接地端子) と、前記電源端子(又は接地端子) の それぞれに接続し且つ互に独立して設けた電源配線 (又 は接地配線)とを有する半導体集積回路において、前記 電源配線(又は前記接地配線)の相互間に接続して設け た寄生MOSFETを備えたことを特徴とする半導体集 稽问路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 関し、特に異なる電源(又は接地)端子に接続される各 配線相互の接続に関する。

[0002]

【従来の技術】一般に、半導体集積回路装置は静電気に よって内部回路が破壊されることを防止するため保護素 子が入っている。

【0003】従来の半導体集積回路装置は、図4に示す ように、入力端子11に接続されたMOSFETQ2. MOSFETQ3 の接地端子13が異なる場合に、接地 端子13のみを接地した状態で静電気が印加されると、 保護素子Q1 が機能しないため、初段回路が破壊され る。従って、これを防止するために接地端子12と接地 端子13との間を100~10Ω程度の抵抗R又は配線 を介して接続し、常に保護素子Q」が機能する様にして いる。

[0004]

【発明が解決しようとする課題】従来の半導体集積回路 装置では異なる電源端子相互間又は、接続端子相互間を 配線又は抵抗で抵抗性結合することにより印加された静 電気を接地端子に逃し、初段回路を保護していた。

【0005】又、保護素子の静電気保護能力を高くする には、上記の電源端子間を接続している配線又は抵抗の 抵抗値を低くする必要がある。しかし、抵抗を低くする ことにより、異なる電源端子にそれぞれ接続された配線 間の相互干渉が強くなり、一方で発生したノイズが、他 方の配線に伝わり、回路が誤動作するという問題点があ った。尚、近年製品の多ビット化及び高速化が行なわれ ており半導体集積回路装置内でのノイズが大きな問題と なっている。

【0006】本発明の目的は、静電気が印加された時 は、各電源端子又は、接地端子間を低抵抗で接続し、通 常回路動作時は、上記各端子間を絶縁状態とする様な素 子で電源(又は接地)配線間を接続した半導体集積回路 装置を提供することにある。

[0007]

【課題を解決するための手段】本発明の半導体集積回路 装置は、半導体チップ上に設けた複数の電源端子(又は 接地端子)と、前記電源端子(又は接地端子)のそれぞ 50 を介して低抵抗で導通され静電気を放電して静電破壊を

れに接続し且つ互に独立して設けた電源配線(又は接地 配線)とを有する半導体集積回路において、前記電源配 線(又は前記接地配線)の相互間に接続して設けた寄生 MOSFETを備えて構成される。

2

[0008]

【実施例】次に、本発明について図面を参照して説明す

【0009】図1(a),(b)は本発明に使用する寄 生MOSFETの一例を説明するための平面図及びA-10 A'線断面図である。

【0010】図1 (a), (b) に示すように、シリコ ン基板1の表面に設けて第1及び第2の素子形成領域を 区画する厚さ0.33μmのフィールド絶縁膜2及びフ ィールド絶縁膜2の下面に設けたチャネルストッパ3 と、第1及び第2の素子形成領域のシリコン基板1内に 設けた拡散層4a,4bと、第1及び第2の素子形成領 域上に設けたゲート絶縁膜5a, 5bの上及び第1及び 第2の素子形成領域間の幅2μmのフィールド絶縁膜2 の上に設けて素子形成領域間を誇ぐゲート電極6と、ゲ Q3 からなる初段回路の保護素子Q1 の接地端子12と 20 一ト電極6を含む表面に設けた層間絶縁膜7と、層間絶 縁膜7に設けたコンタクト孔9を介して拡散層4a及び ゲート電極6と電気的に接続する配線8aと、拡散層4 bと電気的に接続する配線8bとを有してV_Tが11~ 12Vの寄生MOSFETが構成され、配線8a, 8b がそれぞれ異なる電源端子間又は接地端子間に接続され

> 【0011】図2は本発明の第1の実施例を示す回路図 である。

【0012】図2に示すように、入力端子11に接続さ 30 れたMOSFETQ2, Q3 からなる初段回路の保護素: 子Q1 の接地端子12に配線8aを介して寄生MOSF ETQ4 のソース及びゲートを接続し、MOSFETQ 3 の接地端子13に配線8bを介して寄生MOSFET Q4 のドレインを接続する。ここで、半導体集積回路装 置に静電気が印加された場合は、保護素子Q1を通して 寄生MOSFETQ4のゲートが充電され、寄生MOS FETQ4 がオンして印加された静電気を放電する。し かし、通常動作時には寄生MOSFETがオンされず、 接地端子12,13間は絶縁された状態となる。

【0013】図3は本発明の第2の実施例を示す回路図 である。

【0014】図3に示すように、入力端子11に接続し た保護素子Q5 の電源端子14とMOSFETQ2 の電 源端子15との間に寄生MOSFETQ4 を接続してお り、第1の使用例と同様の作動により初段回路の静電破 壊を防止できる。

[0015]

【発明の効果】以上説明した様に本発明は、静電気印加 時に各電源端子間又は各接地端子間が寄生MOSFET

3

防止し、一方、通常動作時は、各電源端子又は接地端子 が非導通となり、絶縁状態となる。これにより、各電源 端子又は接地端子は、相互に干渉することはなくなり、 ノイズにより回路が誤動作することはなくなるという効 果を有する。

【図面の簡単な説明】

【図1】本発明に使用する寄生MOSFETの一例を説 明するための平面図及びA-A'線断面図。

【図2】本発明の第1の実施例を示す回路図。

【図3】本発明の第2の実施例を示す回路図。

【図4】従来の半導体集積回路装置の一例を示す回路 図。

シリコン基板 1

フィールド絶縁膜

チャネルストッパ

4 a, 4 b 拡散層

5 a , 5 b ゲート絶縁膜

ゲート電極

層間絶縁膜

配線 8a, 8b

コンタクト孔


10 Q₁ , Q₅ 保護素子

> Q_2 , Q_3 MOSFET


寄生MOSFET Q_4


【符号の説明】

【図1】











1 シリン基板 2 スールト紀緑膜 3 テャネレストッパ

5a,5b 宁} 紀緑膜

【図3】



【図4】



フロントページの続き

 (51) Int. C1. 5
 識別記号
 庁内整理番号
 FI

 H O 3 K
 19/003
 E
 8941-5 J

技術表示箇所